Dear mailing list,

i found out on our platform with freescale mpc8315 SOC that in

linux kernel code the setup of IRQ0 which we use is not correct.

One should be able to use falling EDGE interrupt capabilities like on

IRQ1-IRQ7. These setups are fixed in "arch/powerpc/sysdev/ipic.c"

The internal interrupt number of IRQ0 is not like IRQ1-IRQ7 in one block

but on number 48. To verify details please consult MPC8315ERM.pdf

developpers manual.

To correct these "EDGE" capabilities of IRQ0 i suggest the following patch:

please consider integrating it to your patches.

--- arch/powerpc/sysdev/ipic.c (Revision correct)

+++ arch/powerpc/sysdev/ipic.c (Arbeitskopie)

@@ -316,6 +316,7 @@

.prio_mask = 7,

},

[48] = {

+ .ack = IPIC_SEPNR,

.mask = IPIC_SEMSR,

.prio = IPIC_SMPRR_A,

.force = IPIC_SEFCR,

Thank you for your attention

--

i. A.

Jürgen Schindele

Softwareentwicklung

PSI Nentec GmbH

Greschbachstraße 12

76229 Karlsruhe

Deutschland

Telefon: +49 721 94249-51

Telefax: +49 721 94249-10

schindele@nentec.de

www.nentec.de

Geschäftsführung: Klaus Becker, Wolfgang Fischer

Sitz der Gesellschaft: Karlsruhe

Handelsregister: Amtsgericht Mannheim HRB 107658

Diese E-Mail enthält vertrauliche oder rechtlich geschützte Informationen. Wenn Sie nicht der vorgesehene Empfänger sind, informieren Sie bitte sofort den Absender und löschen Sie diese E-Mail. Das unbefugte Kopieren dieser E-Mail oder die unbefugte Weitergabe der enthaltenen Informationen ist nicht gestattet.

The information contained in this message is confidential or protected by law. If you are not the intended recipient, please contact the sender and delete this message. Any unauthorised copying of this message or unauthorised distribution of the information contained herein is prohibited.